Dopo quasi quarant’anni Intel rivoluziona i transistor introducendo trigate, una tecnologia che ne permette la produzione con struttura tridimensionale.

Introduzione

Pochi giorni fa, precisamente il 4 maggio, Intel ha tenuto una videoconferenza rivolta alla stampa del settore riguardante un evento di grande importanza. Xtremehardware era presente per voi all’evento.

Riuniti i press media nel locale scelto per tale evento, notiamo immediatamente la presenza di un telo bianco sul quale viene proiettato un conto alla rovescia che lascia intendere ad un collegamento a distanza previsto per le 18.30 circa, ora italiana.

A pochi minuti dallo scadere del countdown il responsabile alle relazioni con i media, Nicola Procaccio, ci dà il benvenuto informandoci che, come previsto, l’intero evento verrà svolto in videoconferenza, dove direttamente da Santa Clara il Senior Fellow Mark Bohr, Bill Holt e David Perlmutter avrebbero tenuto una importante conferenza.

Dopo la breve attesa, le immagini in diretta dalla California vengono proiettate sul telo bianco e Bill Calder annuncia Mark Bohr, anticipato da un breve video introduttivo che riportiamo qui di seguito.

http://www.youtube.com/watch?v=YIkMaQJSyP8&feature=player_embedded

Ecco quindi svelato il motivo della conferenza: Tri-Gate, una nuova tecnologia di produzione dei transistor, ora tridimensionali. Prima di procedere con la presentazione della nuova tecnologia dei transistor tridimensionali presentati oggi da Intel, facciamo una breve panoramica su questo componente in modo da comprendere alcuni concetti di base dei mosfet e dell’elettronica digitale. Non ci addentreremo nel dettaglio del funzionamento fisico dei transistor, poiché richiederebbe molto tempo e conoscenze piuttosto approfondite. L'obiettivo di questo articolo è quindi tentare di darvi un'idea approssimativa del funzionamento. Qualora foste interessati, siamo disponibili per fornire ulteriori approfondimenti o chiarimenti.

Storia e tecnica del mosfet

Il successo del mosfet e in particolare della tecnologia CMOS è strettamente legato all’elettronica digitale.

Il mondo dell’elettronica digitale è un mondo in cui l’informatica e il calcolo binario si sposano con l’elettronica, in circuiti il cui compito è effettuare calcoli più o meno complessi. I calcoli sono effettuati con “zeri” ed “uni” e le operazioni a livello microscopico sono in generale molto semplici e limitate alla somma logica (OR), prodotto logico (AND) e altre semplici operazioni che possono essere combinate per effettuare calcoli più complessi. Combinando queste semplici reti di calcolo (e aggiungendo delle celle di memoria), si ottengono le cpu, che sono quanto di più complesso si possa trovare nel mondo dell’elettronica.

Il passaggio dal mondo astratto del calcolo binario a quello fisico dell’elettronica avviene tramite i transistor ad effetto di campo (Field Effect Transistor) ed in particolare tramite i transistor Metallo-Ossido-Semiconduttore (MOSFET). In questo mondo gli zeri e gli uni sono associati a delle tensioni basse (Low) o alte (“High), in modo che i valori accettabili a livello logico sono soltanto due, zero e uno per l’appunto. Il funzionamento logico di un transistor mosfet è simile a quello di un interruttore. Il mosfet è costituito da tre porte: il gate, il drain e il source. Il gate, al centro, è a tutti gli effetti “la porta”che regola la conduzione tra le altre due. La parte sottostante al gate (Semiconduttore), adibita al passaggio della corrente, è chiamata canale di conduzione.  Infine c'è il substrato (Bulk) su cui è costruito il transistor che può essere preso in considerazione per i suoi effetti parassiti. Applicando una tensione (High) al gate, si forma uno strato di cariche elettriche nel canale di conduzione e la corrente può fluire tra le porte drain e source, mentre con tensione Low l’interruttore è aperto e, idealmente, non c’è passaggio di corrente.

Mosfet On



Mosfet Off

Numerosi ingegneri elettronici, fisici e chimici ogni giorno spremono le loro meningi per ridurre quanto più possibile la corrente in stato di “interruttore off”. Il MOS giunge parzialmente in aiuto: l’ossido presente tra il contatto di metallo del gate e il semiconduttore fungerà infatti da isolante impedendo il passaggio di corrente dal gate. Questo è un grande vantaggio dei mosfet rispetto agli altri transistor ad effetto di campo. L’altra possibile perdita di corrente (leakage) è tra drain e source e si impedisce svuotando di cariche elettriche la regione di conduzione del semiconduttore. Tale operazione è stata migliorata con la nuova tecnologia 3D che vedremo nelle prossime pagine.

Per quanto riguarda invece la riduzione dei consumi durante la fase di conduzione (ovvero quando cambiano gli ingressi delle porte logiche e conseguentemente deve cambiare l’uscita), nelle CPU si utilizza la tecnologia Complementary MOS (CMOS) che sfrutta due diversi tipi di mosfet contemporaneamente: il pMOS e l’nMOS. 

Questi due tipi di mosfet differiscono per il tipo di materiale con cui è stato trattato (in gergo drogato) il materiale di conduzione e i contatti di drain e source. Il loro comportamento è duale e il risultato è che nella tecnologia CMOS non c’è mai conduzione di corrente a regime, ma soltanto durante gli stati di transizione delle porte logiche. Ridurre la dissipazione di corrente nelle fasi di transizione è un’ulteriore sfida sempre aperta. Generalmente utilizzando canali più corti diminuisce la dissipazione di potenza, per effetto joule dovuta all’attraversamento da parte delle cariche elettriche del canale. La diminuzione della potenza necessaria garantisce benefici dal punto di vista della dissipazione del calore, oltre che da quello della durata delle batterie nei dispositivi mobili.  E’ per questo che i maggiori colossi dei semiconduttori si affannano nel cercare di passare ad un nuovo processo produttivo, che indica appunto la lunghezza del canale dei mosfet. I benefici nel ridurre questo parametro sono molteplici: oltre alla già citata riduzione di consumi si hanno transizioni più veloci delle porte ottenendo, a parità di tensione operativa, frequenze maggiori. Nelle prossime pagine vedremo come Intel nel passaggio al processo produttivo a 22nm abbia introdotto interessanti novità nella struttura del mosfet, rivoluzionando di fatto una tecnologia vecchia di 40 anni. Ovviamente il passaggio ad un nuovo processo produttivo è tutt’altro che semplice viste le dimensioni con cui abbiamo a che fare. 22nm è una lunghezza 3600 volte più piccola del diametro di un capello; occorre insomma una precisione sub-nanometrica!

Intel sin dal 2002 lavora alla tecnologia del mosfet tridimensionale, studiandola e migliorandola fino ad oggi, finalmente disponibile.

Tale tecnologia sarà una delle innovazioni che troveremo nelle soluzioni Ivy Bridge a 22nm che Intel lancerà in futuro.

I tre obiettivi di Mark Bohr e l'introduzione al tri-gate

Nell‘introduzione abbiamo mostrato il video introduttivo alla conferenza, andiamo ad analizzarne ora gli aspetti più interessanti.

Il primo elemento che si intuisce dal video è che si sta parlando di strutture a 22nm, infatti nella simpatica animazione che vede Bohr protagonista, egli stesso si fa rimpicciolire fino a livello nanometrico.

Il Senior Fellow di Intel introduce la nuova struttura descrivendo quali sono gli obiettivi da raggiungere e raggiunti rispetto alla struttura planare dei transistor classici.

PRIMO OBIETTIVO: MASSIMIZZARE IL FLUSSO DI CORRENTE IN FASE “ON”

Il primo obiettivo posto da Bohr è quello di massimizzare il flusso di corrente che passa attraverso il gate quando il transistor è pienamente operativo.

SECONDO OBIETTIVO: MINIMIZZARE IL FLUSSO DI CORRENTE IN FASE “OFF”

Di controparte il secondo obiettivo prevede di minimizzare il passaggio di elettroni quando il transistor è inattivo e quindi in fase “OFF”.

TERZO OBIETTIVO: MINIMIZZARE  LA VELOCITA’ DI TRANSIZIONE TRA GLI STATI

L'ultimo obiettivo che si pone Bohr riguarda lo switch di status da inattivo ad attivo e viceversa.

Intel, infatti, ha cercato di ridurre il più possibile il tempo necessario per effettuare il cambio di stato.

TRI-GATE

La soluzione di Intel è la nuova struttura tridimensionale chiama tri-gate, che nelle pagine successive andremo ad analizzare.

Mark Bohr, introducendo tri-gate mostra in breve quali sono le feature di questa nuova soluzione produttiva.

In primis grazie ad una maggiore superficie di passaggio degli elettroni vi è un incremento delle performance pari al 37%, combinato ad una riduzione dei consumi del 50%.

Tri-gate nel dettaglio

Andiamo ad analizzare nel dettaglio la struttura dei nuovi transistor che andranno a sostituire la vecchia tecnologia planare.

Nei modelli soprastanti notiamo la sostanziale differenza tra la struttura planare e quella tridimensionale.

Nella struttura planare vi è un passaggio di elettroni al di sotto del gate durante la fase “ON”; in questo caso la superficie di scambio è solamente una.

Nella neonata struttura tri-gate possiamo notare come l'aletta di silicio che si solleva dalla base permetta lo scambio su ben tre facce, aumentando la superficie di contatto, quindi incrementando le prestazioni.

In questa immagine possiamo notare la differenza tra la “vecchia” e la “nuova” struttura.

Sulla destra, infatti, troviamo il 3D tri-gate transistor; i lineamenti più alti sono i gate, attraversati perpendicolarmente dai fin, con i contatti di drain e di source e il canale di conduzione nella parte sottostante al gate.

Per capire meglio le potenzialità del trigate rispetto alle altre tecnologie, dobbiamo  considerare che la tensione di gate va ad influenzare sia lo svuotamento delle cariche in stato di off sia il passaggio di corrente nella parte del semiconduttore vicina all’ossido nello stato di on. Più il semiconduttore è lontano dalla superficie del gate e minore sarà l’influenza della tensione di gate. Per migliorare la tecnologia CMOS finora erano state adottate delle tecnologie SOI (Silicon On Insulator).

L'immagine mostra le differenze tra le varie tecnologie SOI.

La Partially Depleted SOI è una tecnologia che Intel ha deciso di non utilizzare in quanto incline ad un degrado del substrato presente all'interno della fascia di “floating body” compresa tra diossido di silicio isolante e il gate; in tale fascia si presentano residui di cariche elettroniche parassite, in quanto il gate non riesce a svuotare completamente la parte di semiconduttore più lontana

Il Fully Depleted SOI o FDSOI abbreviato, riduce notevolmente lo strato di silicone presente tra l’isolante e il gate eliminando il “floating body”; questo permette una migliore efficienza in quanto a scambio elettronico.

L’aspetto negativo di tale soluzione sono i costi di produzione; l’utilizzo della tecnologia FDSOI, con la conseguente riduzione dello strato di silicio, comporta un aumento di costi di produzione nell’ordine del 10%.

Per tale motivo Intel ha deciso di non utilizzare questa tecnologia.

La struttura Fully Depleted Tri-Gate Transistor, invece, permette un incremento di efficienza in quanto l’aletta di silicio, chiamata “fin”, parte direttamente dallo strato inferiore di silicio e si inserisce all’interno dello spazio “gate”, restando sempre vicina al contatto metallico.

Questo processo aumenta i costi di produzione di appena il 2-3% rendendo la soluzione idonea al raggiungimento degli obiettivi posti da Bohr.

Obiettivi raggiunti: efficienza e consumi

EFFICIENZA E CONSUMO IN FASE “ON” & “OFF”

Come scritto nella pagina precedente, l’utilizzo della tecnologia Tri-Gate rispetto alle soluzioni PDSOI e FDSOI hanno portato al raggiungimento degli obiettivi posti da Mark Bohr.

Iniziamo con il descrivere come viene raggiunta la massimizzazione del flusso in fase di “ON” e la minimizzazione in fase di “OFF”.

Il primo grafico mostra la curva inerente al passaggio di elettroni in base al voltaggio utilizzando l’attuale tecnologia planare.

Notiamo che anche in fase di “OFF” ovvero quando non vi deve essere passaggio di elettroni, vi è comunque un minimo passaggio; ovviamente si tratta di dati veramente microscopici.

Il secondo grafico ci mostra come l’utilizzo della tecnologia Tri-Gate riduce sensibilmente (un ordine di grandezza) il passaggio di elettroni in fase di “OFF”.

Nell’ultimo grafico messo a disposizione riguardante il rapporto flusso/voltaggio, possiamo notare che tale tecnologia permette, a parità di flusso, l’abbassamento del voltaggio necessario, infatti possiamo vedere come la curva del Tri-Gate diventa immediatamente più ripida nel caso in cui si utilizza lo stesso punto di origine della curva “planare”.

EFFICIENZA E CONSUMO IN FASE DI SWITCH

Altro obiettivo importante secondo Mark Bohr e gli ingegneri Intel è la diminuzione del gap di tempo che si viene a creare durante la fase di switch del segnale da “OFF” a “ON” e viceversa. Il ritardo di switch da una fase all’altra è ovviamente inversamente proporzionale alla frequenza di clock a cui può funzionare il transistor. Se infatti l’intervallo tra due cicli di clock è inferiore al tempo necessario al transistor per “switchare” il segnale di uscita del transistor potrebbe essere non valido e quindi interpretato erroneamente. Ecco quindi che diminuire il ritardo di transizione significa poter incrementare le frequenze di esercizio.

I grafici qui sopra riportati mostrano il tempo, espresso in nanosecondi sull'asse delle ordinate, che intercorre tra il cambio di status, da “ON” ad “OFF” e viceversa rispetto al voltaggio utilizzato, riportato sull'asse delle ascisse; più è basso il voltaggio e più elevato sarà il tempo che intercorre durante la fase di switch.

La prima immagine mostra il tempo di delay che impiega un transistor attuale, a 32nm con tecnologia planare.

Spostandoci al grafico subito accanto notiamo la curva inerente ad un transistor avente struttura planare con processo produttivo a 22nm; notiamo che vi è un interessante incremento delle prestazioni ma nonostante questo abbassando il voltaggio il tempo di delay è comunque elevato.

Il terzo grafico mostra invece la nuova tecnologia Tri-Gate di Intel; il tempo di switch si riduce drasticamente diventando addirittura il 37% più veloce rispetto alla tecnologia planare a 32nm applicando un basso voltaggio.

Aumentando il voltaggio il gap si riduce facendo comunque registrare un miglioramento del 18%.

Il diagramma adiacente mostra sempre la tecnologia tridimensionale di Intel a 22nm; in questo caso viene messa in mostra la riduzione di voltaggio necessario, pari a 0.2V e quindi un risparmio energetico nell'ordine del 50%.

Intel sembra essere riuscita quindi a raggiungere gli obiettivi cercati da Mark Bohr e i ricercatori dell'azienda di Santa Clara riducendo i consumi ed aumentando l'efficienza senza incorrere in un aumento dei costi molto elevato.

Ivy Bridge a 22nm, produzione ed evoluzione

Dopo aver spiegato i benefici e la struttura dei nuovi transistor tridimensionali, la conferenza è andata avanti introducendo la nuova generazione di processori che utilizzeranno il processo produttivo a 22nm con base Tri-gate.

L'azienda ha fatto un excursus sullo sviluppo delle proprie architetture e sul processo di miniaturizzazione avvenuto negli ultimi otto anni, partendo dai 90nm del 2003 agli attuali e nuovi 22nm, passando per i 65nm, i 45nm e i 32nm.

L'immagine seguente mostra la cadenza con la quale sono state prodotte le soluzioni aventi una litografia sempre inferiore, con proiezioni verso il futuro; le  soluzioni a 14nm e 10nm sono previste per il 2013 e 2015.

Dopo aver tenuto la digressione sulle dimensioni dei transistor l'azienda ha indicato le location presso le quali verranno sviluppate le nuove strutture tridimensionali a 22nm.

Tali sistemi saranno integrati in sistemi server, in soluzioni desktop, mobile e ultra mobile, come netbook, tablet, smartphone e altre periferiche.

Queste ultime soluzioni in particolare gioveranno dei bassi consumi senza rinunciare alle performance.

Nel video sottostante vengono mostrate alcune piattaforme basate sulle nuove soluzioni a 22nm a dimostrazione che l'azienda leader nella produzione di processori è già nella fase di testing della nuova tecnologia.

http://www.youtube.com/watch?v=SB706hhCDZc&feature=player_embedded

Mark Bohr durante la conferenza e nel video introduttivo ha fatto riferimento svariate volte a quanto enunciato da Gordon Moore.

Secondo lo scienziato californiano e la legge che porta il suo nome, il numero dei transistor presenti all'interno di un processore sarebbe raddoppiato ogni due anni circa; Intel ha intenzione di mantenere viva ancora oggi questa legge che ormai da tempo sembrava destinata a morire.

Dopo circa quarant'anni Intel rivoluziona il mondo dei semiconduttori cambiando la struttura dei transistor che comporranno i processori della imminente generazione, dimostrando che l'azienda è più che mai attiva nella ricerca di nuove architetture e soluzioni architetturali e produttive.

Non ci resta che attendere la commercializzazione delle nuove soluzioni Intel aventi piattaforma Ivy Bridge per testare con mano le nuove strutture tridimensionali. L’uscita è prevista per fine 2011 / inizio 2012.

Angelo Ciardiello

XtremeHardware Staff